如何区别DDR2内存和DDR3内存

鹰翔

DDR3在大容量内存的支持较好，而大容量内存的分水岭是4GB这个容量，4GB是32位操作系统的执行上限（不考虑PAE等等的内存映像模式，因这些32位元元延伸模式只是过渡方式，会降低效能，不会在零售市场成为技术主流）当市场需求超过4GB的时候，64位CPU与操作系统就是唯一的解决方案，此时也就是DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场，成为主流时间点多数厂商预计会是到2010年。DDR3内存相对于DDR2内存，其实只是规格上的提高，并没有真正的全面换代的新架构。DDR3接触针脚数目同DDR2皆为240pin。但是防呆的缺口位置不同。

一、与DDR2相比DDR3具有的优点（桌上型unbuffered DIMM）：

1.速度更快：prefetch buffer宽度从4bit提升到8bit，核心同频率下数据传输量将会是DDR2的两倍。
　　　　
2.更省电：DDR3 Module电压从DDR2的1.8V降低到1.5V，同频率下比DDR2更省电，搭配SRT（Self-Refresh Temperature）功能，内部增加温度senser，可依温度动态控制更新率（RASR，Partial Array Self-Refresh功能），达到省电目的。
　　　　
3.容量更大：更多的Bank数量，依照JEDEC标准，DDR2应可出到单位元元4Gb的容量（亦即单条模块可到8GB），但目前许多DRAM 厂商的规划，DDR2生产可能会跳过这个4Gb单位元元容量，也就是说届时单条DDR2的DRAM模块，容量最大可能只会到4GB。而DDR3模块容量将从1GB起跳，目前规划单条模块到16GB也没问题（注意：这里指的是零售组装市场专用的unbuffered DIMM而言，server用的FB与Registered不在此限）。

二、DDR2与DDR3内存的特性区别：

1、逻辑Bank数量
　　　　
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。
　　　　
2、封装（Packages）
　　　　
由于DDR3新增了一些功能，在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。
　　　　
3、突发长度（BL，Burst Length）

由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。
　　　　
4、寻址时序（Timing）

就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而 DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL -2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

鹰翔

DDR3在大容量内存的支持较好，而大容量内存的分水岭是4GB这个容量，4GB是32位操作系统的执行上限（不考虑PAE等等的内存映像模式，因这些32位元元延伸模式只是过渡方式，会降低效能，不会在零售市场成为技术主流）当市场需求超过4GB的时候，64位CPU与操作系统就是唯一的解决方案，此时也就是DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场，成为主流时间点多数厂商预计会是到2010年。DDR3内存相对于DDR2内存，其实只是规格上的提高，并没有真正的全面换代的新架构。DDR3接触针脚数目同DDR2皆为240pin。但是防呆的缺口位置不同。

一、与DDR2相比DDR3具有的优点（桌上型unbuffered DIMM）：

1.速度更快：prefetch buffer宽度从4bit提升到8bit，核心同频率下数据传输量将会是DDR2的两倍。
　　　　
2.更省电：DDR3 Module电压从DDR2的1.8V降低到1.5V，同频率下比DDR2更省电，搭配SRT（Self-Refresh Temperature）功能，内部增加温度senser，可依温度动态控制更新率（RASR，Partial Array Self-Refresh功能），达到省电目的。
　　　　
3.容量更大：更多的Bank数量，依照JEDEC标准，DDR2应可出到单位元元4Gb的容量（亦即单条模块可到8GB），但目前许多DRAM 厂商的规划，DDR2生产可能会跳过这个4Gb单位元元容量，也就是说届时单条DDR2的DRAM模块，容量最大可能只会到4GB。而DDR3模块容量将从1GB起跳，目前规划单条模块到16GB也没问题（注意：这里指的是零售组装市场专用的unbuffered DIMM而言，server用的FB与Registered不在此限）。

二、DDR2与DDR3内存的特性区别：

1、逻辑Bank数量
　　　　
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。
　　　　
2、封装（Packages）
　　　　
由于DDR3新增了一些功能，在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。
　　　　
3、突发长度（BL，Burst Length）

由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。
　　　　
4、寻址时序（Timing）

就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而 DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL -2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

鹰翔

DDR3在大容量内存的支持较好，而大容量内存的分水岭是4GB这个容量，4GB是32位操作系统的执行上限（不考虑PAE等等的内存映像模式，因这些32位元元延伸模式只是过渡方式，会降低效能，不会在零售市场成为技术主流）当市场需求超过4GB的时候，64位CPU与操作系统就是唯一的解决方案，此时也就是DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场，成为主流时间点多数厂商预计会是到2010年。DDR3内存相对于DDR2内存，其实只是规格上的提高，并没有真正的全面换代的新架构。DDR3接触针脚数目同DDR2皆为240pin。但是防呆的缺口位置不同。

一、与DDR2相比DDR3具有的优点（桌上型unbuffered DIMM）：

1.速度更快：prefetch buffer宽度从4bit提升到8bit，核心同频率下数据传输量将会是DDR2的两倍。
　　　　
2.更省电：DDR3 Module电压从DDR2的1.8V降低到1.5V，同频率下比DDR2更省电，搭配SRT（Self-Refresh Temperature）功能，内部增加温度senser，可依温度动态控制更新率（RASR，Partial Array Self-Refresh功能），达到省电目的。
　　　　
3.容量更大：更多的Bank数量，依照JEDEC标准，DDR2应可出到单位元元4Gb的容量（亦即单条模块可到8GB），但目前许多DRAM 厂商的规划，DDR2生产可能会跳过这个4Gb单位元元容量，也就是说届时单条DDR2的DRAM模块，容量最大可能只会到4GB。而DDR3模块容量将从1GB起跳，目前规划单条模块到16GB也没问题（注意：这里指的是零售组装市场专用的unbuffered DIMM而言，server用的FB与Registered不在此限）。

二、DDR2与DDR3内存的特性区别：

1、逻辑Bank数量
　　　　
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。
　　　　
2、封装（Packages）
　　　　
由于DDR3新增了一些功能，在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。
　　　　
3、突发长度（BL，Burst Length）

由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。
　　　　
4、寻址时序（Timing）

就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而 DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL -2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

gjw860323

呵呵，可以借鉴的东西，看看，路过

amwdnuff

来了解一下